| 引腳 | 助記符 | I/O | 引腳 | 助記符 | I/O |
| 20～14,7～1 | D0～D6,D7～D13 | I | 45 | IOUT | O |
| 8～10,31～33,73～75 | DVDD | 46 | IOUT | O | |
| 11～13,28～30,70～72,76～78 | DGND | 49 | DAC_BP | ||
| 21 | PS1 | I | 50 | DAC_RESET | I |
| 22 | PS0 | I | 55 | PLL_FILTER | O |
| 23 | CS | I | 60 | DIFFCLKEN | I |
| 24 | SCLK | I | 62 | REFCLK | I |
| 25 | SDIO | I/O | 63 | REFCLK | I |
| 26 | SDO | O | 66 | DPD | I |
| 27 | SYNCIO | I | 67 | RESET | I |
| 34,41,51,57 | NC | 68 | PLL_LOCK | O | |
| 35,37,38,43,48,54,58,65, | AVDD | 69 | CIC_OVRFL | O | |
| 36,3910,42,44,47,53,56,59,61,65 | AGND | 79 | PDCLK/FUD | I/O | |
| 80 | TxENABLE | I |
AD9857的技術(shù)特性：
200MHz的內(nèi)部時(shí)鐘率
14位的數(shù)據(jù)總線
極好的動(dòng)態(tài)特性（80dB SFDR @ 65MHz（±100kHz模擬輸出）
4～20倍PLL可編程參考時(shí)鐘
內(nèi)置32位正交DDS
FSK兼容
8位輸出幅度控制
單引腳掉電功能
4個(gè)可編程的通過(guò)引腳可選的信號(hào)模式
反SINC濾波器
簡(jiǎn)單的控制接口：10MHz串行,2或3線SPI兼容
3.3V供電
單端或差分輸入的參考時(shí)鐘
可工作溫度范圍：-40～+85℃
其封裝是80引腳的LQFP表面封裝。
3 計(jì)算機(jī)并口對(duì)AD9857的控制
為便于計(jì)算機(jī)對(duì)AD9857進(jìn)行實(shí)時(shí)控制,采用計(jì)算機(jī)并口（Parallel Port）作為AD9857與計(jì)算機(jī)的接口。
3.1 計(jì)算機(jī)并口的結(jié)構(gòu)
并行端口又叫并行打印機(jī)適配器、Centronics適配器、Centronics端口,或簡(jiǎn)稱并口。在通用計(jì)算機(jī)上,并口的輸出連接在一個(gè)25針D型連接口上。實(shí)際的并口使用了17個(gè)信號(hào),分別包括在3個(gè)內(nèi)部端口中。它們是：DATA端口（輸入輸出端口,包括8個(gè)數(shù)據(jù)信號(hào)）;STATUS端口（輸入端口,包括5個(gè)狀態(tài)信號(hào)）;CONTROL端口（輸出端口,包括4個(gè)控制信號(hào)）。并口結(jié)構(gòu)如表2所示。
表2 并口結(jié)構(gòu)
