B5（nSoe）：系統(tǒng)輸出使能端,低電平有效;
B6（nScs<1>）：系統(tǒng)片選引腳,低電平有效;
B7（Sdata<0>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
B8（Sdata<5>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
B9（Sdata<13>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
B10（Bsio_data_in）：串行I/O口數(shù)據(jù)輸入;
B11（Bsio_data_out）：串行I/O口數(shù)據(jù)輸出;
C1（OpVDD）：系統(tǒng)I/O電源;
C2（Sdata<1>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
C3（Sdata<2>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
C4（Hst_uart_rts）：串行主機接口發(fā)送準備好;
C5（Hst_uart_rxd）：串行主機接口接收數(shù)據(jù)端;
C6（Sdata<12>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
C7（Sdata<10>）;系統(tǒng)數(shù)據(jù)端（15位總線）;
C8（Sadd<3>）：系統(tǒng)地址（19位總線）;
C9（Sdata<15>）：系統(tǒng)數(shù)據(jù)端;
C10（Bsio_ss）：串行I/O口從機選擇;
C11（Gpio<0>）：通用I/O口;
D1（GND）：公共接地引腳;
D2（nSub）：系統(tǒng)高位,低電平有效;
D3（Sadd<18>）：系統(tǒng)地址（19位總線）;
D4（Sdata<9>）：系統(tǒng)數(shù)據(jù)（15位總線）;
D5（Hst_uart_txd）：串行主機接口數(shù)據(jù)發(fā)射端;
D6（Sdata<3>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
D7（Sdata<8>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
D8（Sdata<6>）：系統(tǒng)數(shù)據(jù)端（15位總線）;
D9（Gpio<1>）：通用I/O口;
D10（Gpio<2>）：通用I/O口;
D11（GND）：公共接地端;
E1（LaVDD）：芯片電源端;
E2（U1cts）：UART1發(fā)送清零;
E3（U1txd）：UART1數(shù)據(jù)發(fā)送;
E4（Sadd<0>）：系統(tǒng)地址（19位總線）;
E5（PLL_at1）：鎖相環(huán)1模擬測試引腳;
E6（nScs<0>）：系統(tǒng)片選引腳,低電平有效;
E7（Sdata<4>）：系統(tǒng)數(shù)據(jù)（15位總線）;
E8（Gpio_<3>）：通用I/O口或芯片USB喚醒輸出引腳;
E9（Gpio<4>）：通用I/O口或芯片USB HPWR輸出引腳;
E10（Gpio<5>）：通用I/O口或芯片USB HPWR輸入引腳;
E11（LaVDD）：微處理器電源端;
F1（GND）：公共接地端;
F2（Lin_pcm_in）：16-bit線性PCM輸入數(shù)據(jù)流;
F3（U1rxd）：UART1數(shù)據(jù)接收端;
F4（U1rts）：UART1發(fā)送準備好;
F5（Lin_pcm_out）：16-bit線性PCM輸出數(shù)據(jù)流;
F6（Gpio<6>）：通用I/O或外部中斷2;
F7（Sdata<14>）：系統(tǒng)數(shù)據(jù)（15位總線）;
F8(Gpio<7>)：通用I/O或外部中斷1;
F9（Sdata<7>）：系統(tǒng)數(shù)據(jù)（15位總線）;
F10（Swait）：系統(tǒng)等待;
F11（OpVDD）：系統(tǒng)I/O電源;
G1（La VDD）：芯片電源引腳;
G2（Lin_pcm_clk）：16-bit線性PCM時鐘主輸出/從輸入;
G3（Lin_pcm_frm）：16-bit線性PCM幀同步主輸出/從輸入;
G4（Tdo_bdiag_2）：ICE測試數(shù)據(jù)輸出或者Xdiag<2>輸出;
G5（Tck_bdiag-0）：ICE測試時鐘輸入或者Xdiag<0>輸出;
G6（Ri_txd）：無線電數(shù)據(jù)發(fā)射端;
G7（Ri_rx_act）：無線電數(shù)據(jù)解調接收端;
G8（Sadd<6>）：系統(tǒng)地址（19位總線）;
G9（Sadd<2>）：系統(tǒng)地址（19位總線）;
G10（Sadd<7>）：系統(tǒng)地址（19位總線）;
G11（GND）：公共接地引腳;
H1（OpVDD）：系統(tǒng)I/O電源;
H2（Tdi_bdiag_1）：ICE測試數(shù)據(jù)輸入或者Xdiag<1>輸出;
H3（Tms_bdiag_3）：ICE掃描測試模式輸入或者Xdiag<3>輸出;
H4（Sadd<8>）：系統(tǒng)地址（19位總線）;
H5（Ri_tx_en）：無線電發(fā)射使能;
H6（Ri_spi_clk）：無線電串行接口時鐘;
H7（Ri_spi_en）：無線電串行接口使能;
H8（Hest）：測試使能端;
H9（Sadd<4>）：系統(tǒng)地址（19位總線）;
H10（Sadd<17>）：系統(tǒng)地址（19位總線）;
H11（nSreset）：系統(tǒng)復位端,低電平有效;
J1（Sadd<14>）：系統(tǒng)地址（19位總線）;
J2（Sadd<10>）系統(tǒng)地址（19位總線）;
J3（nTrst）：Xpins/diag模式或ICE復位和ARM/UIM測試模式,低電平有效;
J4（Sadd<11>）：系統(tǒng)地址（19位總線）;
J5（Ri_rx_en）：無線電接收使能;
J6（Ri_spi_misod）：無線電串行接口數(shù)據(jù)輸入;
J7（Lp_clk_in）：3.2kHz時鐘輸入,用于藍牙休眠定時;
J8（SubGND）：芯片接地端;
J9（nICE）：Xpins/diag模式或ICE模式,低電平有效;
J10（Ear_minus）：CODEC（多媒體數(shù)字信號編解碼器）耳機聽筒音頻差分輸出負端;
J11（Ear_plus）：CODEC（多媒體數(shù)字信號編解碼器）耳機聽筒音頻差分輸出正端;
K1（Sadd<9>）：系統(tǒng)地址（19位總線）;
K2（Sadd<13>）：系統(tǒng)地址（19位總線）;
K3（nSwe<1>）：系統(tǒng)寫使能引腳;
K4（Sadd<16>）：系統(tǒng)地址（19位總線）;
K5（OpVDD2）：系統(tǒng)無線電接口電源;
K6（GND）：公共接地引腳;
K7（LaVDD）：芯片電源引腳;
K8（Ri_reset_O）：系統(tǒng)無線電復位引腳;
K9（Mic_plus）：CODEC（多媒體數(shù)字信號編解碼器）麥克風音頻差分正輸入端;
K10（VREF）：音頻CODEC（多媒體數(shù)字信號編解碼器）VREF濾波電容接入端,使用時應在該端與地之前接一個100nF的電容器;
K11（VDDP）：CODEC（多媒體數(shù)字信號編解碼器）輸出放大器模擬電源;
L1（SubGND）：芯片接地端;
L2（nSwe<0>）：系統(tǒng)寫入使能;
L3（Sadd<15>）：系統(tǒng)地址（19位總線）;
L4（Sadd<12>）：系統(tǒng)地址（19位總線）;
L5（Ri_rxd）：無線電數(shù)據(jù)接收端;
L6（Ri_spi_misod）：無線電串行接口數(shù)據(jù)輸出;
L7（Clk_in）：系統(tǒng)時鐘輸入;
L8（AVDD）：CODEC模擬電源端;
L9（Mic_minus）：CODEC（多媒體數(shù)字信號編解碼器）麥克風音頻差分負輸入端;
L10（SubGND）：芯片接地端;
L11（GNDp）：CODEC輸出放大器接地端。
4 內部結構
圖2所示是MT1020A的內部結構框圖。它由嵌入式微處理器和藍牙基帶外圍電路兩大部分組成,可使用5MHz的內部時鐘。微處理器內核采用2V電壓供電,內部帶有硬件解碼電路,且支持DMA傳輸。
4.1 藍牙基帶外設
MT1020A的基帶外圍電路主要由主機接口、總線接口、藍牙鏈路控制器、12kB緩沖RAM、隊列管理器、音頻編解碼器以及音頻和其它通信接口電路功能塊組成。該部分可用最小的軟硬件開銷完成各種重要的藍牙系統(tǒng)操作。
基帶外圍電路中的總線接口主要用于完成微處理器與基帶外圍電路之間的各種通信,而外圍電路內部各部分之間的數(shù)據(jù)傳輸則使用外圍電路中的BT總線來完成。鍵路控制器用來完成與外部無線收發(fā)器之間的通信,以實現(xiàn)數(shù)據(jù)發(fā)送時的裝配、加同步字、幀頭和CRC校驗以及數(shù)字接收時的解碼和檢錯等。緩沖RAM是專門存儲藍牙數(shù)據(jù)包和變量的存儲器,容量為12kB。隊列管理器可實現(xiàn)緩沖RAM與鏈路控制器以及主機接口與音頻或其它通信接口之間的DMA傳輸。音頻解碼器是一個全雙工的解碼器,內含麥克風放大器和耳機驅動器,其中的數(shù)字轉換器可進行線性PCM、A律PCM、μ律PCM和CVSD間的相互轉換。
4.2 嵌入式微控制器內核
MT1020A中嵌入式微控制器主要由ARM7TDMI微處理器、外設控制器、串行I/O、中斷控制器、定時/計數(shù)器、DMA控制器、通用異步收發(fā)器以及系統(tǒng)存儲器等部分組成。
ARM7TDMI微處理器是一個高性能的嵌入式CPU,它功耗低,運算速度快,內含Thumb指令碼器,可支持16位指令,同時支持調試和快速乘法等功能,并可通過模塊互交總線與基功能模塊進行數(shù)據(jù)交換;外圍控制器是MT1020A中內部總線和外部總線進行通信的主要通道,它可動態(tài)調整總線寬度,并產(chǎn)生訪問外設的控制信號;串行I/O用來連接各種串行接口器件;中斷控制器可用來處理8個外部中斷和2個內部中斷,并可判斷硬件中斷優(yōu)先級以減小中斷響應的延遲時間,從而加快對中斷的實時響應;DMA控制器中含有兩個DMA引擎,它們可以獨立使用,也可以配置成一對使用以支持ARM7TDMI中任意兩個內存塊的DMA傳輸;通用異步收發(fā)器的接口可以與RS-232總線接口,它支持硬件握手和XON/XOFFF軟件協(xié)議,其收發(fā)通道上各有一個緩沖器,可在程序中輪詢并可使用中斷形式;系統(tǒng)存儲器是掛在UIM總線上的20kB的內部靜態(tài)RAM,可用來存儲程序變量。也可使用外掛的ROM/FLASH來存儲藍牙鏈路控制和管理協(xié)議代碼。
5 應用
利用MT1020A和一片無線收發(fā)器件可以很方便地構成一個完整的低成本、微功耗小型藍牙無線收發(fā)系統(tǒng)。圖3所示是一個基于MT1020A的小型藍牙系統(tǒng)的典型應用框圖。圖中的MCU用來完成對框圖。圖中的MCU用來完成對鍵盤、顯示器件和其它外設的控制以及各種藍牙通信協(xié)議的協(xié)調和實現(xiàn)。MT1020A則用來控制無線收發(fā)器的接收和發(fā)送。受話器和送話器直接和MT1020A基帶控制器相連。無線收發(fā)器的作用是在MT1020的控制下,通過天線對各種數(shù)字和音頻數(shù)據(jù)進行發(fā)射和接收。
